2023-06-252023-06-25https://tore.tuhh.de/handle/11420/16037Industrieprojekt Der Entwurf von High Speed Serial Link für digitale Systeme nähert sich in seinen Datenraten schnell dem Bereich 25-50 Gbps und wird diesen in der nächsten Dekade wohl noch überschreiten. Diesen Trend kann man u.a. festmachen an der kürzlich gestarteten 56 Gbps Common Electrical Interface (CEI) Initiative des Optical Internetworking Forum (OIF). Mit dem Anstieg der Datenrate werden Probleme in den Feldern der Signal-Integrität (SI), der Power-Integrität (PI) und der elektromagnetischen Verträglichkeit (EMV) weiter ansteigen und dementsprechend Aufmerksamkeit verlangen, wenn Systeme nicht in ihrer elektrischen Integrität gefährdet werden sollen (siehe Abbildung unten). In diesem Forschungsprojekt in Zusammenarbeit mit der HUAWEI Forschung Europa hat das Institut für Theoretische Elektrotechnik den Stand der Technik, die technischen Herausforderungen und die notwendigen Schritte für die elektrische Integrität bei solchen Datenraten recherchiert und untersucht. Dabei wurden insbesondere folgende Aspekte betrachtet: – wesentliche Elemente erfolgreicher Entwurfsstrategien für Links, – notwendige CAD-Werkzeuge für den Entwurf von Links, – besondere Probleme und Herausforderungen bei 50+ Gbps Übertragung, – passende Aufbau- und Verbindungstechnik für 50+ Gbps Übertragung, – wichtigste Forschungsthemen der nächsten Zukunft. Die Ergebnisse wurden in einem White Paper zusammengefasst und bei HUAWEI präsentiert.Industry Project. High speed serial link design for digital systems is rapidly approaching the 25-50 Gbps data rate and is likely to move beyond in the next decade as can be seen e.g. from the recent 56 Gbps Common Electrical Interface (CEI) initiative of the Optical Internetworking Forum (OIF). With the increase in data rate problems in the areas of signal integrity (SI), power integrity (PI), and electromagnetic compatibility (EMC) will exacerbate and require more attention than before in order to achieve a system that is not threatened in its electrical integrity (see figure below). In this research project the Institute of Electromagnetic Theory was investigating on behalf of HUAWEI Research Europe the state of the art, the technical issues, and the necessary steps for electrical integrity at such advanced data rates. Specifically the following research areas were addressed in detail – basic elements of successful link design methodologies, – necessary CAD tools for link design, – specific problems and challenges at 50+ Gbps signaling, – suitable packaging & interconnect structures for 50+ Gbps signaling, – most important research areas in the near future. The results were summarized in a White Paper and presented at HUAWEI.