2023-06-252023-06-25https://tore.tuhh.de/handle/11420/16057Industrie Projekt. Schnelle digitale Verbindungen in IBM’s Serever-Systemen zeigen heutzutage Datenraten von 10 Gigabit pro Sekunde (Gbps) und mehr. Diese Verbindungen sind wesentlich für die insgesamte Systemleistung und werden sorgfältig in Bezug auf Signalintegrität und Bit-Fehlerraten entworfen. Der Entwurfsprozess geht dabei iterativ vor, wobei I/O Schaltkreis-Entwickler und Package-Entwickler gemeinsam die Verbindungsleistung unter Verwendung geeigneter Modelle für die Komponenten des Kommunikationssystems optimieren. Mit steigenden Datenraten (mehr als 12 Gbps in der nächsten Generation) werden sich die zugrundeliegenden Stör-Kopplungsmechanismen ändern und eine Nächste-Nachbarn-Analyse weniger aussagkräftig machen. Auch verlassen sich neuere Architekturen in zunehmenden Maße auf differentielle Signalführung, um die Störfestigkeit zu erhöhen. Mit ansteigenden Datenraten werden deshalb neu Kopplungsmechanismen auftauchen, von denen viele Abhängigkeiten von Skew, Schwankungen der Versorgungsspannung und Diskontinuitäten im Rückstrompfad zeigen werden. Der heutige Entwurfsprozess für schnellen digitalen Verbindungen konzentriert sich auf die Leistung der Signalleitung. Der Entwurf des Spannungsversorgungssystems ist üblicherweise davon losgelöst und sein Einfluss auf die Signalqualität und die maximal erreichbare Datenrate wird nicht regelmäßig überprüft oder quantitativ erfasst. In diesem gemeinsamen Forschungsprojekt des Institutes für Theoretische Elektrotechnik und einer Abteilung der IBM Deutschland Research & Development GmbH wurdr der Einfluss von Schwankungen der Spannungsversorgung auf die maximalen Datenraten von schnellen digitalen Verbindungen IBMs untersucht. Das Team entwickelte hierbei erfolgreich ein Modell für die Aufbau- und Verbindungstechnik der Spannungsversorgung und eine Methode um so genannten simultaneous switching noise bei Kanalkapazitätsberechnungen zu berücksichtgen.Industry Project. High speed digital links in IBM’s server systems today are running at data rates of up to 10 Gigabit per second (Gbps). These links are crucial for the overall performance of the system and are carefully designed with respect to signal integrity and bit error rates. The design process follows an iterative procedure in which I/O circuit designers and package designers collectively optimize the link performance using appropriate models for each element of the communication system. As data rates increase in next generation platforms to exceed 12 Gbps, the fundamental noise coupling mechanisms will change making a localized nearest neighbour analysis less relevant. Newer architectures are also increasingly relying on differential links to provide a measure of noise rejection. Increasing data rates will involve new noise coupling mechanisms, many of which are increasingly sensitive to skew, power supply noise, and return current path discontinuities. The design process for high speed digital links is nowadays focused on the assessment of signal interconnect performance. Power delivery network design is usually a separate effort and its implications for signal quality and maximum achievable data rates are not routinely studied or accurately quantified. In this joint research project the Institute of Electromagnetic Theory in close collaboration with a team from IBM Germany Research & Development explored the effect of power supply noise on the maximum achievable data rates in IBM’s high speed digital links. The team developed successfully a power delivery model for packaging structures and a method for inclusion of simultaneous switching noise into the link budget simulation.