Interface characterization of metal-gate MOS-structures and the application to DRAM-capacitors

Abstract

Viele Applikationen der modernen Informationstechnologie benötigen einen Arbeitsspeicher mit kurzen Schreib- und Lesezeiten sowie geringen Kosten pro Bit. Moderne DRAMs sind zur Zeit die einzigen Schaltkreise, die diese Anforderungen erfüllen. Eine kontinuierliche Verkleinerung der Strukturabmessungen ist für die Erhöhung der Produktivität und somit für eine weitere Verringerung der Kosten pro Bit erforderlich. Gleichzeitig bleibt jedoch die Kapazität der DRAM Speicherzelle mit jeder Generation konstant, was zu dreidimensionalen Kondensatoren mit hohen Aspektverhältnissen und hohen Reihenwiderständen führt. Nach der ITRS Roadmap muß daher ab der 70 nm Generation das üblicherweise verwendete polykristalline Silizium durch ein Material mit höherem Leitwert ersetzt werden.<br /> In dieser Arbeit wird ein Stapel aus polykristallinem Silizium und einer dünnen Metallschicht als geeigneter Ersatz für das reine Silizium vorgeschlagen. Es wird eine vollständige Analyse-Prozedur für Metall-Gate MOS-Strukturen entwickelt, die die Identifizierung von Problemen während der Prozessierung und die Extraktion physikalischer Parameter ermöglicht. Aus Simulationen von MOS-Kondensatoren werden Größen gewonnen, die eine automatische Extraktion der Flachbandspannung und der physikalischen Oxyddicke zulassen und dabei eine Genauigkeit von 1-2 °A verglichen mit ellipsometrischen Messungen und IV-Analysen zeigen. Weiterhin wird ein verbessertes Modell zur Simulation des Leckstroms präsentiert welches die Meßdaten für alle untersuchten Spannungen und Oxyddicken sehr gut beschreibt. Zur Anwendung der Analyse-Prozedur werden ein Testchip und dazugehörige Prozesstechnologie für Metall-Gate MOS-Strukturen auf Kurzdurchläufern und auf vollintegrierten Losen entwickelt. TiN-Gate Strukturen werden benutzt, um einen Prozess zur TiN Atomlagen-Abscheidung zu charakterisieren, Probleme zu identifizieren und diese zu lösen.<br /> Die thermische Stabilität reiner Metall-Gate Elektroden ist für eine DRAM Anwendung mit Grabenkondensatoren nicht ausreichend. Ein Stapel von 25 nm polykristallinem Silizium und 20 nm TiN wird als geeignete niederohmige Grabenfüllung identifiziert, die bis zu 1050 ±C stabil ist. Um solch ein Materialsystem in einen DRAM zu integrieren muss das Metall in tiefen Gräben mit guter Kantenbedeckung abgeschieden werden. Zu diesem Zweck wird die Gasphasenabscheidung von Wolfram Silizid untersucht und das gleichzeitige Erreichen von guter Kantenbedeckung und einer thermisch stabilen Zusammensetzung als größte Herausforderung identifiziert. Ein Abscheide-Regime für solch einen Prozeß wird vorgeschlagen, das jedoch außerhalb des in dieser Arbeit zugänglichen Bereiches liegt. Auf der anderen Seite wird eine TiN Atomlagen-Abscheidung erfolgreich modifiziert um 70% Kantenbedeckung in Gräben mit einem Aspektverhältnis von 40:1 zu erhalten. Mit diesem Prozeß werden Grabenkondensatoren hergestellt, die eine 60 s Temperung bei 1050 ±C aushalten und gleichzeitig die Anforderungen für den Leckstrom und die Kapazitäat erfüllen. Zusammenfassend ermöglichen die in dieser Arbeit präsentierten Ergebnisse die Herstellung von niederohmigen Grabenfüllungen von DRAM-Kondensatoren so wie sie für eine 70 nm Technologie-Generation benötigt werden.

The main result of this study is the development of a full analysis procedure for metal-gate MOS-structures that allows to identify problems during processing and to extract physical parameters of metal electrodes. With knowledge gained from this analysis a polysilicon/TiN-stack has been developed and successfully integrated as low-resistance electrode into state-of-the-art deep trench DRAM-capacitors. These electrodes will be required to fabricate sub-100 nm deep trench DRAMs.