Charakterisierung von MOS-Transistoren vor und nach Gateoxiddurchbruch

Abstract

Die fortschreitende Skalierung und zunehmende Packungsdichte integrierter Schaltkreise führt zu immer höheren Belastungen der elektronischen Bauelemente. Bei MOS-Transistoren erhöht sich dadurch die Wahrscheinlichkeit eines Gateoxiddurchbruchs. In der vorliegenden Arbeit werden Untersuchungen zum Verhalten von MOS-Transistoren vor und nach einem Gateoxiddurchbruch präsentiert. Dabei werden unterschiedliche Durchbruchsarten klassifiziert und Modelle für die DC-Kennlinien sowie für das Rauschen (Random Telegraph Signals) nach Durchbruch entwickelt. Mit Hilfe der Modelle wird abschließend die Funktion ausgewählter analoger und digitaler Schaltungen analysiert. Es zeigt sich, daß je nach Anwendung und Durchbruchstyp auch nach Durchbruch eines Transistors die Funktion der Schaltkreise erhalten bleiben kann. Mit diesem Ansatz kann bereits während der Design-Phase die Zuverlässigkeit der Schaltung untersucht werden.

The continuous scaling of integrated circuits in the last decades has led to gate oxide thicknesses below 2nm in MOS transistors of state of the art technologies. Breakdown of such thin oxides becomes intrinsically more likely, and the 1 billion transistor chip is already within reach. Therefore, the probability of having at least one oxide breakdown within the projected circuit lifetime of 10 years seems quite high. In this work, the characteristics of MOS transistors before and after gate oxide breakdown are studied. Different categories of breakdown are identified and models for the dc characteristics as well as the noise (random telegraph signals) after breakdown are developed. The models are implemented to analyze the effect of breakdown on different analog and digital circuits. It is shown that, according to the application and breakdown type, circuits may be functional after breakdown of a transistor. With the presented approach it is possible to point out critical transistors in the circuit and analyze the impact of breakdown during the design stage.