Development, validation, and application of semi-analytical interconnect models for efficient simulation of multilayer substrates

Abstract

This thesis deals with the development of semi-analytical models for the electrical behavior of vias and traces in chip packages and printed circuit boards. A framework for automated simulation of multilayer structures is also proposed. The validation and evaluation of the models are thoroughly addressed with several test structures and application studies. It is shown that the models can provide good results up to 40 GHz, whereas the numerical efficiency is at least two orders of magnitude higher in comparison to general-purpose numerical methods.

Diese Dissertation befasst sich mit der Entwicklung von semianalytischen Modellen für das elektrische Verhalten von Durchkontaktierungen und Leitungen in Chip-Modulen und Leiterplatten. Ein Verfahren für die automatisierte Simulation von mehrlagigen Strukturen wird ebenso dargestellt. Die Modelle werden gründlich anhand von mehreren Teststrukturen und Anwendungsstudien validiert und ausgewertet. Es wird gezeigt, dass die Modelle gute Ergebnisse bis 40 GHz liefern und eine numerische Effizienz bieten, die mindestens zwei Größenordnungen höher ist im Vergleich zu allgemeinen numerischen Verfahren.